Schaeffler FPGA: Rozdiel medzi revíziami
Z SensorWiki
d |
d |
||
| Riadok 14: | Riadok 14: | ||
všimni si, že je nektívny a treba ho potom nahrať kliknutím na odkaz. | všimni si, že je nektívny a treba ho potom nahrať kliknutím na odkaz. | ||
| − | Takto sa vkladajú zdrojáky: | + | Takto sa vkladajú jednoduché zdrojáky: |
<source lang="vhdl"> | <source lang="vhdl"> | ||
| Riadok 20: | Riadok 20: | ||
QBAR <= not tmp; | QBAR <= not tmp; | ||
</source> | </source> | ||
| + | |||
| + | Alebo aj takto cez záložky ak to má viac súborov: | ||
<tabs> | <tabs> | ||
Verzia zo dňa a času 09:14, 27. november 2023
Takto sa sem píše obyčajný text.
Takto tučný, takto kurzíva.
Linky:
- Interné: Schaeffler Modul 3A
- Externé: nRF51 Series Reference Manual (Version 3.0)
Obrázok vložíš takto:
Súbor:FPGAchip.jpg
všimni si, že je nektívny a treba ho potom nahrať kliknutím na odkaz.
Takto sa vkladajú jednoduché zdrojáky:
Q <= tmp;
QBAR <= not tmp;
Alebo aj takto cez záložky ak to má viac súborov:
library ieee;
use ieee. std_logic_1164.all;
use ieee. std_logic_arith.all;
use ieee. std_logic_unsigned.all;
entity SR_FF is
PORT( S,R,CLOCK: in std_logic;
Q, QBAR: out std_logic);
end SR_FF;
Architecture behavioral of SR_FF is
begin
PROCESS(CLOCK)
variable tmp: std_logic;
begin
if(CLOCK='1' and CLOCK'EVENT) then
if(S='0' and R='0')then
tmp:=tmp;
elsif(S='1' and R='1')then
tmp:='Z';
elsif(S='0' and R='1')then
tmp:='0';
else
tmp:='1';
end if;
end if;
Q <= tmp;
QBAR <= not tmp;
end PROCESS;
end behavioral;
from microbit import *
uart.init(baudrate=115200, bits=8, parity=None, stop=1)
while True:
accX = accelerometer.get_x()
uart.write('%d\r\n' % (accX))
sleep(100)
display.set_pixel(1,1,5)
sleep(100)
display.set_pixel(1,1,0)
A takto kľučové slová