FPGA - História úprav

Balogh na 09:10, 29. január 2023

2023-01-29T09:10:56Z

← Staršia verzia		Verzia z 09:10, 29. január 2023
Riadok 5:		Riadok 5:

	[[Súbor:CPLDboard.jpg]] - sem pride obrazok tej CPLD dosky ktoru uz mame		[[Súbor:CPLDboard.jpg]] - sem pride obrazok tej CPLD dosky ktoru uz mame






Riadok 18:		Riadok 22:

	[[Súbor:Intel-DE10-lite-board.jpg\|center\|300px]]		[[Súbor:Intel-DE10-lite-board.jpg\|center\|300px]]







Riadok 24:		Riadok 33:
	**		**
	** Open Source [https://icestudio.io/ IceStudio] - graficky editor		** Open Source [https://icestudio.io/ IceStudio] - graficky editor
			* Popularna doska IceStick




	== Infineon (was: Cypress) == [[Súbor:logoCypress.png\|right\|150px]]		== Infineon (was: Cypress) == [[Súbor:logoCypress.png\|right\|150px]]
Riadok 33:		Riadok 46:

	[[Súbor:CypressCY8CKIT059.jpg\|300px\|center]]		[[Súbor:CypressCY8CKIT059.jpg\|300px\|center]]





	== Xilinx == [[Súbor:logoXilinx.png\|right\|150px]]		== Xilinx == [[Súbor:logoXilinx.png\|right\|150px]]

Balogh na 09:08, 29. január 2023

2023-01-29T09:08:49Z

← Staršia verzia		Verzia z 09:08, 29. január 2023
Riadok 7:		Riadok 7:


	== Intel ==		== Intel == [[Súbor:logoAltera.png\|right\|150px]]
	[[Súbor:logoAltera.png\|right\|~~250px~~]]


Riadok 21:		Riadok 20:


	== Lattice == [[Súbor:logoLattice.png\|right\|~~250px~~]]		== Lattice == [[Súbor:logoLattice.png\|right\|150px]]
	* Software:		* Software:
	**		**
	** Open Source [https://icestudio.io/ IceStudio] - graficky editor		** Open Source [https://icestudio.io/ IceStudio] - graficky editor

	== Infineon (was: Cypress) == [[Súbor:logoCypress.png\|right\|~~250px~~]]		== Infineon (was: Cypress) == [[Súbor:logoCypress.png\|right\|150px]]

	Aj s analogovymi blokmi		Aj s analogovymi blokmi
Riadok 36:		Riadok 35:


			== Xilinx == [[Súbor:logoXilinx.png\|right\|150px]]

Balogh na 09:07, 29. január 2023

2023-01-29T09:07:42Z

← Staršia verzia		Verzia z 09:07, 29. január 2023
Riadok 7:		Riadok 7:


	== Intel == [[Súbor:logoAltera.png\|right\|250px]]		== Intel ==
			[[Súbor:logoAltera.png\|right\|250px]]

Balogh na 09:06, 29. január 2023

2023-01-29T09:06:58Z

← Staršia verzia		Verzia z 09:06, 29. január 2023
Riadok 7:		Riadok 7:


	== Intel ==		== Intel == [[Súbor:logoAltera.png\|right\|250px]]


Riadok 17:		Riadok 17:


	== Lattice ==		[[Súbor:Intel-DE10-lite-board.jpg\|center\|300px]]


			== Lattice == [[Súbor:logoLattice.png\|right\|250px]]
	* Software:		* Software:
	**		**
	** Open Source [https://icestudio.io/ IceStudio] - graficky editor		** Open Source [https://icestudio.io/ IceStudio] - graficky editor

	== Infineon (was: Cypress) ==		== Infineon (was: Cypress) == [[Súbor:logoCypress.png\|right\|250px]]

	Aj s analogovymi blokmi		Aj s analogovymi blokmi

Balogh: /* Jazyky */

2023-01-29T08:56:27Z

Jazyky

← Staršia verzia		Verzia z 08:56, 29. január 2023
Riadok 43:		Riadok 43:
	Verliog a VHDL su jazyky na simulaciu digitalnych obvodov, preto aj Verilog ma velmi podobne prikazy na popis HW ale aj na		Verliog a VHDL su jazyky na simulaciu digitalnych obvodov, preto aj Verilog ma velmi podobne prikazy na popis HW ale aj na
	signaly a vieme tak opisat rovnakym jazykom nielen obvod, ale aj stimuly ktorymi ho budeme testovat.		signaly a vieme tak opisat rovnakym jazykom nielen obvod, ale aj stimuly ktorymi ho budeme testovat.


			== Literatura ==

			* Best: Wakerly: '[https://www.amazon.com/Digital-Design-Principles-Practices-Book/dp/0131863894 Digital Design]'.

Balogh na 08:53, 29. január 2023

2023-01-29T08:53:45Z

← Staršia verzia		Verzia z 08:53, 29. január 2023
Riadok 3:		Riadok 3:

	CPLD = Complex Programmable Logic Device ([https://en.wikipedia.org/wiki/Complex_programmable_logic_device wikipedia])		CPLD = Complex Programmable Logic Device ([https://en.wikipedia.org/wiki/Complex_programmable_logic_device wikipedia])

			[[Súbor:CPLDboard.jpg]] - sem pride obrazok tej CPLD dosky ktoru uz mame


Riadok 19:		Riadok 21:
	**		**
	** Open Source [https://icestudio.io/ IceStudio] - graficky editor		** Open Source [https://icestudio.io/ IceStudio] - graficky editor

			== Infineon (was: Cypress) ==

			Aj s analogovymi blokmi

			* https://www.infineon.com/cms/en/product/evaluation-boards/cy8ckit-059/ (Arm Cortex M3 alebo 8051 vo vnutri?)
			** https://www.mouser.sk/ProductDetail/Infineon-Technologies/CY8CKIT-059?qs=PhR8RmCirEblciDRmpiVDw%3D%3D (out of stock!)

			[[Súbor:CypressCY8CKIT059.jpg\|300px\|center]]

Balogh na 08:46, 29. január 2023

2023-01-29T08:46:36Z

← Staršia verzia		Verzia z 08:46, 29. január 2023
Riadok 2:		Riadok 2:
	FPGA = Field programmable gate array ([https://en.wikipedia.org/wiki/Field-programmable_gate_array Wikipedia])		FPGA = Field programmable gate array ([https://en.wikipedia.org/wiki/Field-programmable_gate_array Wikipedia])

			CPLD = Complex Programmable Logic Device ([https://en.wikipedia.org/wiki/Complex_programmable_logic_device wikipedia])


Riadok 12:		Riadok 12:
	* Arduino [https://docs.arduino.cc/hardware/mkr-vidor-4000 MKR Vidor4000] (Intel® Cyclone® 10CL016 + Cortex-M0 32-bit SAMD21)		* Arduino [https://docs.arduino.cc/hardware/mkr-vidor-4000 MKR Vidor4000] (Intel® Cyclone® 10CL016 + Cortex-M0 32-bit SAMD21)
	** https://nerdhut.de/2020/08/17/arduino-mkr-vidor-4000-verilog-fpga-and-mcu-hello-world-tutorial/		** https://nerdhut.de/2020/08/17/arduino-mkr-vidor-4000-verilog-fpga-and-mcu-hello-world-tutorial/
			** https://maker.pro/arduino/tutorial/how-to-program-the-arduino-mkr-vidor-4000s-fpga-with-intel-quartus-ide

Balogh na 08:42, 29. január 2023

2023-01-29T08:42:16Z

← Staršia verzia		Verzia z 08:42, 29. január 2023
Riadok 8:		Riadok 8:


	* Software: Quartus		* Software:
			** Quartus
	* Arduino [https://docs.arduino.cc/hardware/mkr-vidor-4000 MKR Vidor4000] (Intel® Cyclone® 10CL016 + Cortex-M0 32-bit SAMD21)		* Arduino [https://docs.arduino.cc/hardware/mkr-vidor-4000 MKR Vidor4000] (Intel® Cyclone® 10CL016 + Cortex-M0 32-bit SAMD21)
			** https://nerdhut.de/2020/08/17/arduino-mkr-vidor-4000-verilog-fpga-and-mcu-hello-world-tutorial/



	== Lattice ==		== Lattice ==
			* Software:
			**
			** Open Source [https://icestudio.io/ IceStudio] - graficky editor


Riadok 22:		Riadok 26:
	* Verilog (zda sa celkom zrozumitelny)		* Verilog (zda sa celkom zrozumitelny)
	* VHDL		* VHDL
			* ? ktovie ako je to s prekladom KiCAD -> HDL pretoze napr. Lattice v poslednej verzii uz graficky navrh vyhodili

	Verliog a VHDL su jazyky na simulaciu digitalnych obvodov, preto aj Verilog ma velmi podobne prikazy na popis HW ale aj na		Verliog a VHDL su jazyky na simulaciu digitalnych obvodov, preto aj Verilog ma velmi podobne prikazy na popis HW ale aj na
	signaly a vieme tak opisat rovnakym jazykom nielen obvod, ale aj stimuly ktorymi ho budeme testovat.		signaly a vieme tak opisat rovnakym jazykom nielen obvod, ale aj stimuly ktorymi ho budeme testovat.

Balogh: Vytvorená stránka „ FPGA = Field programmable gate array ([https://en.wikipedia.org/wiki/Field-programmable_gate_array Wikipedia]) == Intel == * Software: Quartus * Arduino [https:/…“

2023-01-29T08:38:31Z

Vytvorená stránka „ FPGA = Field programmable gate array ([https://en.wikipedia.org/wiki/Field-programmable_gate_array Wikipedia]) == Intel == * Software: Quartus * Arduino [https:/…“

Nová stránka

FPGA = Field programmable gate array ([https://en.wikipedia.org/wiki/Field-programmable_gate_array Wikipedia])

== Intel ==

* Software: Quartus
* Arduino [https://docs.arduino.cc/hardware/mkr-vidor-4000 MKR Vidor4000] (Intel® Cyclone® 10CL016 + Cortex-M0 32-bit SAMD21)

== Lattice ==

== Jazyky ==

* ABEL (ten ktory sme pouzivali na GAL obvody) - velmi jednoduchy a velmi low-level. Niektore starsie kompilatory ho poznaju
* Verilog (zda sa celkom zrozumitelny)
* VHDL

Verliog a VHDL su jazyky na simulaciu digitalnych obvodov, preto aj Verilog ma velmi podobne prikazy na popis HW ale aj na
signaly a vieme tak opisat rovnakym jazykom nielen obvod, ale aj stimuly ktorymi ho budeme testovat.