

I2C


je sériová synchronná zbernica vyvinutá firmou Philips. Na I2C zbernicu možno pripojiť EEPROM, ADC, LCD budiče,

Terminológia I2C zbernice

- **Transmitter** – zariadenie vysielajúce dáta na zbernicu.
- **Receiver** – zariadenie prijímajúce dáta zo zbernice.
- **Master** – inicializujúce (zahajuje) prenos na zbernici, generuje hodinové signály a ukončuje prenos. Master môže byť vo funkcii vysielateľa aj prijímateľa.
- **Slave** – zariadenie adresované mastrom. Slave môže byť aj vysielateľ aj prijímateľ.
- **Multi-master** – schopnosť súčasnej koexistencie viacerých mástrov na zbernici bez kolízií a strát dát.
- **Arbitration** – vlastnosť, ktorá zabezpečí, že v danom čase len jeden máster riadi zbernicu.
- **Synchronization** – vlastnosť, ktorá zabezpečí, synchronizáciu hodinových signálov, ktoré generujú dvaja, resp. viaceré zariadenia typu Mastrer.

Prenosová rýchlosť je 100 Kbitov/s až 400 Kbitov/s, ...

Celkový počet zariadení pripojiteľných na zbernicu je limitovaný celkovou maximálnou kapacitou 400pF. Ak je adresa 7 bitová, adresný priestor pozostáva z 128 rôznych SLAVE adries. Väčšina zariadení (napr. EEPROM) sa pripája na zbernicu ako SLAVE zariadenia.




Mikroprocesory sú poväčšine ako MASTER zariadenia. I2C podporuje multi Máster režim práce. To znamená, že zbernicu môže riadiť viacero zariadení. Integrita dát sa zabezpečuje arbitráciou a detekciou kolízií.

Zariadenia pripojené na I2C komunikujú pomocou dvoch vodičov. I2C je vytvorená dvoma vodičmi:

Serial Data Address - SDA.

Serial Clock Line - SCA.


Tieto vodiče sú obojsmerné a pomocou PULLED UP rezistorov ťahané hore. Všetky zariadenia pripojené na zbernicu musia mať „otvorený kolektor“. Budiče zbernice majú implementované „drôtové AND“.



I2C protokol, Prenos dát a formáty prenášaného rámca

Prenos bitu(ov)

Prenos bitu je podmienený jedným pulzom na SCL. Signál na SDA vodiči musí byť stabilný ak je CLK signál v úrovni




Bit transfer on the I²C-bus.

Log. 1. Jediná výnimka z tohto pravidla je mechanizmus generovania Start a stoP podmienky.

Start a stoP podmienky


Prenos na zbernicu sa môže začať v okamžiku keď je zbernica voľná. T.j. oba vodiče sú v logickej jednotke.

MASTER inicializuje a ukončuje prenos. Prenos sa začne, ak MASTER odvysielala Start podmienku a ukončí sa ak odvysielala stoP podmienku. Zbernica je medzi Start a stoP podmienkou v stave „busy“. Ak sa medzi Start a stoP podmienkou objaví opakovaný Start. Tento stav sa označuje ako REPEATED Start podmienka. Start a stoP podmienka sa realizujú ako zmena na SDA počas nízkej úrovne na SCL vodiči.




START and STOP conditions.

START, REPEATED START and STOP conditions




Všetky vysielané údaje pomocou I2C zbernice sú 9 bitové.




Data transfer on the I²C-bus.

Prvý byte (niekedy sa nazýva riadiaci byte) po Start podmienke je rozdelený na:
 7 bitov - adresa – (Pevná a programovateľná časť)
 1 bit - Read/Write riadiaci bit . Tento bit nastavuje typ operácie.




The first byte after the START procedure.

1 bit – acknowledge bit. Ak adresované zariadenie rozpozná svoju adresu, potvrdí to tak, že počas 9-ého SCL hodinového signálu (ACK cyklus) stiahne SDA na nízku úroveň. MASTER potom môže odvysielat' stoP podmienku alebo opakovaný Start, aby mohol inicializovat' nový prenos. Adresný packet pozostávajúci z adresy SLAVE zariadenia a READ alebo WRITE podmienky sa označuje: SLA+R resp. SLA+W.



Acknowledge on the I²C-bus.


Kompletný blok dát je nakreslený na ďalšom obr.




A complete data transfer.

Cez I2C možno prenášať nasledovné formáty správ:


- MASTER (TRANSMITTER) – SLAVE (RECEIVER)



A master-transmitter addressing a slave receiver with a 7-bit address.
The transfer direction is not changed.




- MASTER (RECEIVER) – SLAVE (TRANSMITTER)



A master reads a slave immediately after the first byte.

- Kombinovaný prenos
- MASTER (TRANSMITTER, RECEIVER) – SLAVE (TRANSMITTER, RECEIVER)



* not shaded because transfer direction of data and acknowledge bits depends on R/W bits.


Combined format.

Otázky:

1. USART 2 - prevážne asynchronná prevádzka. I2C – synchronná zbernica. Čo sa dá jednoduchšie naprogramovať a prečo?
2. Nech je na I2C zbernicu pripojená napr. sériová pamäť s kapacitou 4kB. Ako odvysielame adresu a ako dáta? Ak je na I2C zbernicu pripojený 8 bitový I/O port, ako prečítame a ako zapíšeme data na port?
3. Skúste sa dopočítať k prenosovej rýchlosti 100kbitov/sek. Ak viete, že R_p je rádovo $k\Omega$.

Úlohy:

1. Rozšírenia I2C zbernice
2. I2C implementovaná v ATMEGA 48
3. I2C - Sériové pamäte 24LC01A, 24LC02A, 24LC04A (24LC65)
4. I2C - RTC PCF8583
5. I2C - PCF8574, 8-bitový vzdialený I/O port
6. I2C - PCF8584 I2C bus controller



24C01A	128x8	1kb	WP = VCC V VSS
24C02A	256x8	2kb	WP = VCC => WR(0-127)
24C04A	512x8	4kb	WP = VCC => WR(0-255)

